Video: Come è fatto - Chip (Settembre 2024)
Ieri ho partecipato al Common Platform Technology Forum, in cui IBM, Globalfoundries e Samsung hanno presentato la tecnologia che useranno per produrre chip in futuro. Questo gruppo, originariamente creato da IBM per distribuire le sue tecnologie di produzione di chip, prende essenzialmente un processo di base creato da IBM e dai suoi partner, quindi lo sposta su Globalfoundries e Samsung per la produzione ad alto volume.
Ecco i punti salienti:
Lo sviluppo della tecnologia di processo FinFET a 14 nm (creazione di transistor simil-3D) sembra essere sulla buona strada, molto probabilmente con le fonderie che iniziano la produzione nel 2014 e prodotti basati su quella produzione che probabilmente appariranno entro il 2015. (Intel sta già spedendo FinFET, che chiama Transistor "Tri-Gate", a 22 nm, ma Intel è diversa in quanto è principalmente un proprio cliente, con un unico design di base, e le fonderie devono supportare una gamma molto più ampia di clienti.) Si noti che la versione della piattaforma comune di questo processo, come discusso in precedenza da Globalfoundries, combina la tecnologia FinFET sul "front-end" con lo stesso "back-end" del suo processo a 20 nm.
Mentre tutti concordano che la litografia EUV (estrema ultravioletta) sarà necessaria in futuro, ci vuole più tempo per svilupparsi e affrontare più problemi del previsto. Ora non è probabile che venga utilizzato fino alla produzione a 7 nm o anche più tardi.
Laddove il gruppo Common Platform ha parlato una volta di rendere identici i suoi processi da ciascuno dei suoi produttori in modo che i clienti potessero migrare facilmente l'uno dall'altro, l'obiettivo ora sembra essere quello di creare una tecnologia di processo di base e quindi lasciare alle singole fonderie (Globalfoundries e Samsung) personalizzali per i loro clienti specifici.
La migrazione alla produzione a 20 nm e 14 nm non comporterà la riduzione dei costi per transistor, come si aspettano i produttori dai nuovi nodi di processo. (In genere, si ottengono il doppio del numero di transistor per nodo - la Legge di Moore - ma a un costo leggermente più elevato.) Ma 20nm aggiunge un costo maggiore perché richiederà per la prima volta il "doppio schema" della litografia e il nodo 14nm il Comune I partner della piattaforma di cui parla non è proprio una contrazione completa, in quanto utilizza il "back-end" a 20 nm. Ma i dirigenti hanno detto che si aspettano di tornare sulla normale economia nel passaggio a 10 nm.
Ecco alcuni dettagli:
Mike Cadigan, VP di IBM Microelectronics, ha parlato di come la piattaforma comune si è evoluta negli ultimi 10 anni. È passato da un gruppo progettato per creare un'alternativa al leader della fonderia TSMC a uno che ora include le fonderie numero due e tre (Globalfoundries e Samsung Semiconductor), basate sulla tecnologia che deriva dalla ricerca IBM e dalle altre società. In particolare, ha indicato una nuova struttura di ricerca e sviluppo di semiconduttori ad Albany, NY, costruita in collaborazione con lo stato e i partner, dove IBM sta attualmente lavorando con i suoi primi cinque fornitori di apparecchiature su progetti come lo sviluppo di EUV.
Cadigan (sopra) allude alla difficoltà di passare alla prossima generazione di tecnologia. "Tutti noi siamo su un tapis roulant", ha detto, ma ha suggerito che il modello della piattaforma comune offre ai suoi membri la possibilità di sfruttare il lavoro svolto dai membri e dai loro partner.
"Il nostro settore è vitale per la società", ha affermato, osservando come il silicio sta guidando qualsiasi cosa, dagli smartphone alle auto a guida autonoma, fino ai nuovi sistemi sanitari.
Successivamente, in una sessione di domande e risposte, ha affermato che ci sono stati cambiamenti significativi nel funzionamento del gruppo della piattaforma comune nel corso degli anni. Il processo precedente prevedeva che IBM creasse la tecnologia di base e la mettesse in funzione nel suo stabilimento di produzione di East Fishkill, per poi passare l'intero processo ai suoi partner. Ora, ha detto, una volta che IBM ha funzionato la tecnologia di base, passa direttamente a Globalfoundries e Samsung, accelerando il time to market.
IBM afferma che la produzione di chip deve affrontare importanti discontinuità
Gary Patton, vicepresidente del centro di ricerca e sviluppo di IBM Semiconductor, ha approfondito la tecnologia, discutendo delle sfide che i produttori di chip devono affrontare negli anni a venire.
"Siamo in discontinuità", ha detto Patton (sopra), con il chip che sta subendo un cambiamento sostanziale. Ha detto che questa non è la prima volta che l'industria vede tali problemi, né sarà l'ultima. L'industria ha raggiunto i limiti fisici del CMOS planare e dell'ossido di gate, quindi ha dovuto passare al silicio filtrato e ai materiali di gate ad alta resistenza / metallo. Ora, ha detto, siamo al limite dei dispositivi planari, quindi abbiamo bisogno di passare all '"era 3D", sia in termini di transistor stessi (cioè, FinFET) sia nel packaging usando concetti come il chip stacking. Nel prossimo decennio, ha affermato, raggiungeremo il limite delle dimensioni atomiche e dovremo passare a tecnologie quali nanofili di silicio, nanotubi di carbonio e fotonica.
Per far funzionare tutto questo, è importante che le fonderie non agiscano più solo come aziende manifatturiere, ma lavorino con i loro clienti e i fornitori di strumenti in una "co-ottimizzazione" di progettazione / tecnologia, in cui il processo agisce più come un "IDM virtuale" "(Produttore dispositivo integrato).
Patton ha toccato la necessità di continuare la ricerca, parlando delle strutture di ricerca di IBM a Yorktown, Almaden e Zurigo e di come per il ventesimo anno consecutivo, IBM abbia ottenuto il maggior numero di brevetti. Ha anche parlato dell'importanza dei partner, in particolare facendo riferimento all'Albany Nanotech Research Facility, che è stata costruita in collaborazione con lo Stato di New York e Suny / Albany CNSE, insieme a Sematech e una serie di fornitori di materiali e attrezzature.
Gran parte del suo intervento si è incentrato sulle sfide affrontate da EUV, che ha definito "il più grande cambiamento nella storia dell'industria della litografia". Ha osservato che se EUV è pronto per andare a 7 nm, produrrà immagini più nitide e quindi chip con prestazioni migliori rispetto ad altre tecnologie. Ma ci sono grandi sfide. Per cominciare, le apparecchiature EUV ora hanno solo una fonte di alimentazione da 30 watt e devono arrivare a 250 watt per una produzione economica. Ciò richiederebbe un miglioramento di quasi dieci volte. Un altro problema riguarda il controllo dei difetti sulla maschera EUV.
Mentre descriveva il processo, sembra quasi fantascienza: inizi a spruzzare stagno fuso a 150 miglia all'ora, lo colpisci con un laser in un pre-impulso per distribuirlo, fai esplodere con un altro laser per creare un plasma, e poi rimbalzare la luce dagli specchi per creare il raggio di luce effettivo e assicurarsi che colpisca il wafer nel punto giusto. Ha confrontato questo con il tentativo di colpire una palla da baseball in una zona di un pollice nello stesso identico punto in tribuna 10 miliardi di volte al giorno.
IBM sta lavorando con il produttore di litografia ASML e il produttore di sorgenti luminose Cymer (che ASML sta per acquisire) per contribuire a velocizzare EUV sul mercato. La struttura di ricerca di Albany è progettata per essere un "centro di eccellenza" e IBM spera ora di ottenere strumenti entro aprile. Patton ha detto che questo non sarà pronto per la produzione a 14 nm o 10 nm, ma potrebbe essere per 7 nm o successivo.
Nel frattempo, IBM sta lavorando molto per migliorare i rendimenti utilizzando più modelli, il che implica l'utilizzo di più maschere. A 20nm, ciò implica un doppio motivo, in cui vengono utilizzate più maschere per creare i motivi. Ma per renderlo efficiente richiede molto lavoro, quindi IBM ha lavorato con i fornitori di progettazione di strumenti (EDA) in modo che i progettisti di chip possano prendere un flusso di progettazione di celle standard o creare un flusso personalizzato, ma essere ancora più efficienti.
A 10nm, ha parlato dell'utilizzo di altre tecniche, come il trasferimento di immagini a parete laterale (SIT) e l'autoassemblaggio diretto, in cui la chimica aiuta il layout del transistor. L'idea qui è che invece di quadruplicare il modello, è ancora possibile eseguire il doppio modello, che dovrebbe essere molto meno costoso.
Patton ha anche trascorso molto tempo a parlare di come sono necessarie nuove strutture di dispositivi. Le FinFET esistenti lottano per problemi di prestazioni e variabilità, ma IBM sta lavorando alla creazione di bande più strette per migliorare tali problemi.
A 7 nm e oltre, ha affermato, saranno necessarie nuove strutture di dispositivi, come nanofili di silicio e nanotubi di carbonio. I nanotubi di carbonio hanno il potenziale per offrire un miglioramento di dieci volte in termini di potenza o prestazioni, ma hanno le sue sfide, come la necessità di separare i nanotubi di carbonio metallici e semiconduttori e di posizionarli nel posto giusto sul chip. IBM ha recentemente annunciato di avere ora oltre 10.000 nanotubi di carbonio funzionanti su un chip.
Un'altra area di interesse è il miglioramento delle interconnessioni e Patton ha affermato che tra 4 nm e 8 nm, l'industria passerà alla nanofotonica. Ha discusso della recente dimostrazione di IBM di un chip che combina la fotonica con il silicio.
In definitiva, l'obiettivo è integrare il 3D e la fotonica insieme su un singolo chip. Patton ha concluso parlando di un chip che vorrebbe vedere con tre piani: uno con logica con circa 300 core; un altro con memoria (con 30 GB di DRAM integrata); e un altro piano fotonico, che fornisce una rete ottica su chip.
Globalfoundries e Samsung promettono una produzione completa di wafer da 14 nm nel 2014
I rappresentanti di Globalfoundries e Samsung hanno parlato di come stavano affrontando le sfide del passaggio a 14nm e FinFETs.
Mike Noonen, vice presidente esecutivo di marketing, vendite, qualità e design per Globalfoundries, ha parlato di come l'azienda sta introducendo un processo a 20 nm a bassa potenza quest'anno. Ha già annunciato il suo processo 14XM, che utilizza FinFET 14nm con un back-end più economico. Ha dichiarato che Globalfoundries prevede di avere una produzione di 14 nm quest'anno, con la piena produzione del processo 14XM nella prima metà del 2014.
Tra le altre cose, Noonen (sopra) ha parlato di collaborazioni con 14XM, incluso lavorare con Synopsys su strumenti di progettazione, Rambus per le interconnessioni e ARM con il suo IP fisico Artisan. Ha detto che un Cortex-A9 dual-core mostra una riduzione della potenza del 62 percento o un miglioramento delle prestazioni del 61 percento su 14XM rispetto al processo 28SLP della fonderia.
Guardando ancora più avanti, Globalfoundries sta espandendo il suo Fab 8 a Malta, New York, e spera di avere una produzione completa di 10 nm (10XM) nella seconda metà del 2015.
KH Kim, vicepresidente esecutivo di Samsung Electronics, a capo delle attività di fonderia di Samsung, ha affermato che molte persone del settore erano scettiche sull'approccio "gate-first" della Common Platform Alliance alla produzione di gate high-k / metal, ma che era "di grande successo" nell'aiutare l'azienda ad aumentare la durata della batteria e le prestazioni dei processori mobili.
La società è pronta a offrire la tecnologia FinFET a 14 nm, poiché le tecnologie planari inferiori a 20 nm non sono in grado di offrire prestazioni accettabili. Kim (sopra) ha affermato che ci sono tre sfide principali con le tecnologie FinFET: gestione delle variazioni di processo, problemi di larghezza dei canali e modellazione ed estrazione 3D. Ma tra IBM, Samsung e Globalfoundries, Samsung ha il numero principale di brevetti e pubblicazioni in tecnologia 3D e quindi il gruppo Common Platform ha affrontato queste sfide.
In particolare, Kim ha parlato di uno "sviluppo del processo ISDA" per affrontare le variazioni e la resistenza parassitaria; creazione di un kit di sviluppo attraverso il lavoro con UC Berkeley, CMG e fornitori di strumenti Synopsys, Cadence e Mentor Graphics; e concedere in licenza IP da ARM, Synopsys e Analog Bits per semplificare la progettazione di sistemi su chip da 14 nm per i progetti di chip.
Lavorando con ARM e Cadence, ha affermato che Samsung ha creato i primi progetti Cortex-A7 con FinFET ed è pronta a offrire FinFET ai propri clienti. Quest'anno è principalmente un anno per la convalida e il design, ha dichiarato Kim, con la piena produzione in arrivo il prossimo anno. Ha anche notato che Samsung ha attualmente due fonderie, S1 in Corea e S2 ad Austin, in Texas. Sta costruendo un nuovo fab in Corea con l'obiettivo di produrre 20 nm e 14 nm, che dovrebbe iniziare alla fine del 2014 o all'inizio del 2015.
In una sessione di domande e risposte, Cadigan ha affrontato il problema del passaggio ai wafer da 450 mm per la produzione di chip, rispetto ai wafer da 300 mm che sono ora comuni. Ha notato un nuovo consorzio che sviluppa la tecnologia da 450 mm ad Albany, New York, e ha affermato che, mentre il tempo è ancora in sospeso, si aspetta che l'adozione del settore di 450 mm sarà "verso l'ultima parte di questo decennio". Ha detto che si aspetterebbe che EUV arrivi sul mercato prima in 350 mm e poco dopo a 450 mm.
Noonen concluse quella sessione definendo il chip-making "il business più complesso nella storia dell'umanità" ed è chiaro che comporta una serie di incredibili innovazioni tecnologiche.
