Produrre chip oltre 14nm

Una delle grandi cose della Conferenza internazionale sui circuiti a stato solido (ISSCC) di questa settimana è stata una discussione su come l'industria creerà processori a 10 nm e meno, e se farlo sarà conveniente.

Mark Bohr, Senior Senior Fellow di Intel, ha tenuto un discorso molto approfondito su un panel in cui ha ribadito la convinzione di Intel che la legge di Moore - il concetto secondo cui la densità di chip può raddoppiare in ogni generazione successiva - continua. Come ha già detto Intel, Bohr ha affermato di ritenere di poter produrre chip a 10 nm e persino 7 nm utilizzando gli strumenti litografici esistenti, anche se vorrebbe sicuramente disporre di strumenti litografici a ultravioletti estremi (EUV) pronti per 7 nm.

Il suo punto forte era che il ridimensionamento continuo ha sempre richiesto nuove innovazioni nei processi e nel design (come l'introduzione di connessioni in rame, silicio filtrato, gate high-K / metal e tecnologia FinFET) e che saranno necessarie ulteriori innovazioni per continuare ridimensionamento a 10 e 7nm e inferiori. Ma non ha fornito nuovi dettagli su quali modifiche ai processi, materiali o strutture verranno utilizzate da Intel sui nuovi nodi.

Contrariamente ad alcuni rapporti pubblicati, Bohr in realtà non ha confermato che Intel spedirà parti da 10 nm nel 2016. (Dato che Intel ha spedito i suoi primi chip da 14 nm alla fine del 2014, la spedizione da 10 nm il prossimo anno corrisponderebbe alla tipica cadenza del processo di due anni nodi; quando ho chiesto al CEO di Intel Brian Krzanich se la cadenza di due anni continuerà, mi ha detto che Intel credeva di poterlo fare.) Il processo a 14 nm di Intel è aumentato più lentamente del previsto, e mentre Bohr ha affermato che la sua linea pilota a 10 nm sta mostrando un miglioramento del 50% rendimento rispetto a dove 14nm era allo stesso punto del suo progresso, la società non vuole impegnarsi fermamente.

Bohr era chiaro che si aspettava che non solo continuasse il ridimensionamento dei chip, ma che mentre il costo di produzione di ciascun wafer continuerà a salire, l'aumento della densità dei transistor sarà sufficiente in modo che il costo di produzione di Intel per transistor continuerà a diminuire abbastanza per farlo vale la pena continuare il ridimensionamento. Lo ha detto prima, ma contrasta con alcune altre società che sono state più scettiche.

Ha sottolineato che la storia della progettazione dei chip include sempre più integrazione, con i moderni progetti System-on-Chip (SoC) che ora integrano cose come diversi livelli di potenza, componenti analogici e sistemi di input-output ad alta tensione. Il futuro potrebbe prestarsi a chip 2.5D (dove matrici separate sono collegate attraverso un bus interno sul pacchetto) o persino a chip 3D (dove via-through-silicon o TSV collegano matrici multiple). Ha detto che tali sistemi saranno buoni per il sistema integrazione, ma scarsa a basso costo.

Bohr ha detto che i chip 3D con TSV non funzionano davvero per CPU ad alte prestazioni perché non è possibile ottenere una densità TSV sufficiente o gestire i problemi termici e che, anche sui SoC mobili, dove è tecnicamente più fattibile, non ha è stato davvero usato ancora perché aggiunge troppi costi.

Altri venditori avevano prospettive diverse, come ci si potrebbe aspettare.

Kinam Kim, presidente di Samsung Electronics, ha sottolineato che la densità - il numero di transistor per area di chip - ha continuato ad aumentare.

Ma ha anche sottolineato che ci stiamo avvicinando a un limite teorico a 1, 5 nm e che, con EUV combinato con la stampa quadrupla, è teoricamente possibile arrivare a 3, 25 nm. Ma si aspettava che per arrivarci, l'industria avrebbe bisogno di nuovi strumenti, strutture e materiali.

Ad esempio, ha suggerito a Samsung di spostare la sua produzione logica da FinFETs (che Intel ha iniziato a produrre qualche anno fa e Samsung ha appena iniziato a spedire) a contatti all-around e Nanowire a circa 7 nm, seguiti da FET tunnel. A quel punto, la società sta prendendo in considerazione anche nuovi materiali. Ha notato che la tecnologia DRAM e NAND include già molte nuove funzionalità, inclusa la produzione 3D.

Mentre il leader della fonderia TSMC non ha presentato una specifica tecnologia, anche questo sta lavorando a nuovi materiali e strutture mentre prepara lo sviluppo della sua produzione a 16 nm quest'anno e i nodi futuri a venire.

Ero particolarmente interessato a una visione un po 'diversa della direzione del settore data da Sehat Sutardja, CEO di Marvell Technology Group.

Si è lamentato del fatto che il costo di creazione di una "maschera" (il modello per la creazione di un chip) era più che raddoppiato ogni generazione e che ai tassi attuali, potrebbe arrivare a $ 10 milioni entro il 2018. Come risultato di questi costi di maschera e La ricerca e sviluppo, ha affermato, apportare un SoC all'attuale tecnologia FinFET ha senso solo se il volume di vita totale del chip sarà molto grande - 25 milioni di unità o più. Eppure il mercato è così frammentato, è difficile per la maggior parte delle aziende avere un volume abbastanza grande.

Sutardja ha affermato che gli attuali SoC mobili hanno "troppa integrazione per il nostro bene", rilevando quante funzionalità sono integrate in un chip mobile (come Southbridge per connessioni I / O, opzioni di connettività per Wi-Fi e Bluetooth, e il modem) non sono ancora integrati nei processori desktop e laptop.

Invece, ha proposto il passaggio del settore a quello che ha chiamato MoChi (per Modular Chip), che implicherà un concetto simile a Lego di collegare i singoli componenti in un "SoC virtuale". Ciò, ha affermato, consentirà una separazione delle funzioni di calcolo e non di calcolo, con le funzioni CPU e GPU prodotte sui nodi più avanzati e altre funzioni su nodi diversi, meno costosi. Questi componenti saranno collegati tramite un'interconnessione che sarà un'estensione del bus AXI. È un'idea interessante, in particolare per i fornitori più piccoli, anche se molte aziende dovranno probabilmente salire a bordo per renderlo uno standard praticabile.

Raggiungere chip nuovi e migliori non è mai stato facile, ma ora sembra più difficile di quanto non sia stato, e sicuramente più costoso. Il risultato potrebbe essere un minor numero di concorrenti e un tempo più lungo tra i nodi, ma sembra comunque che il ridimensionamento dei chip continuerà.