Video: Intel 14nm Microarchitecture (Novembre 2024)
La settimana scorsa al Intel Developer Forum, numerosi ingegneri Intel hanno rivelato molti altri dettagli tecnici sul processore Core M, la microarchitettura Broadwell complessiva e il processo a 14 nm alla base.
Srinivas Chennupaty, ingegnere capo e ingegnere capo della CPU, ha spiegato come sebbene Broadwell sia il "tick" nella cadenza "tick / tock" di Intel (il che significa che è principalmente un processo che si riduce a 14nm), la microarchitettura Broadwell è stata estesa dall'architettura Haswell utilizzato negli attuali prodotti a 22 nm. Sebbene la maggior parte della presentazione fosse sulla versione Core M a basso consumo rivolta a tablet, 2 in 1 e ultrabook senza ventola, ha osservato che questa architettura deve supportare un'ampia gamma di prodotti dai tablet ai server Xeon.
In generale, ha affermato che l'intera architettura è stata progettata per una migliore potenza dinamica e gestione termica, con una riduzione della potenza inattiva System-on-Chip (SoC) e un intervallo operativo dinamico aumentato, che consente di lavorare in una gamma più ampia di potenza. Questo è il motivo per cui la versione Core M, che si riduce a una potenza complessiva di soli 4, 5 watt, funziona in sistemi senza ventola.
Parte di ciò è dovuta alla migliore gestione dell'alimentazione all'interno del core stesso, come nel modo in cui può adattarsi ai vari stati di alimentazione in modo che possa ancora ottenere "turbo boost" quando necessario senza surriscaldare il processore e ha una tensione completamente integrata migliorata regolatore (FIVR) progettato per variare la tensione in modo da monitorare la domanda di picco e fornire prestazioni migliorate a bassa potenza. Offre inoltre un migliore monitoraggio dell'intera soluzione, incluso l'hub controller della piattaforma (PCH) o il chipset separati, in modo che il PCH a sua volta possa limitare la potenza per le funzionalità connesse, consentendo ai collegamenti di andare in stati di basso consumo per cose come le unità SATA, PCI Express e USB. E ha una gestione attiva della temperatura della pelle, quindi il chip stesso può monitorare la sua temperatura e regolare di conseguenza il consumo di energia.
La stessa microarchitettura può ottenere più prestazioni della precedente generazione Haswell alla stessa frequenza, grazie a funzionalità come un più grande schedulatore fuori servizio, una migliore previsione degli indirizzi e un miglioramento nel calcolo vettoriale e in virgola mobile.
Nel complesso, ha affermato, mentre le istruzioni per ciclo a thread singolo sono aumentate solo un po 'in questa generazione, tutto ciò si aggiunge al punto che le prestazioni a thread singolo negli ultimi 7 anni sono aumentate del 50% alla stessa velocità.
Altre modifiche includono nuove istruzioni per la crittografia e la sicurezza, un migliore monitoraggio e alcuni miglioramenti alle estensioni di memoria transazionale (note come TSX o Transactional Synchronization Extensions) e comandi di virtualizzazione (VT-x) che erano nella generazione precedente.
Il chipset PCH che accompagna il Core M è noto come PCH-LP ed è effettivamente prodotto con il processo a 22 nm. Questo è stato progettato per utilizzare circa il 25% in meno di energia quando è inattivo e per ridurre la potenza attiva di circa il 20%. Include anche miglioramenti nella memoria audio e PCI Express.
Nel complesso, ha affermato, le modifiche consentono una riduzione della potenza doppia rispetto a quella che ci si aspetterebbe dal tradizionale ridimensionamento del processo, insieme a migliori istruzioni per thread singolo per clock e prestazioni vettoriali.
Miglioramenti simili sono stati applicati anche alla grafica, secondo Sr. Principal Engineer e Graphics Architect Aditya Sreenivas. Anche in questo caso, l'obiettivo erano miglioramenti delle prestazioni / watt come una migliore potenza dinamica e caratteristiche di dispersione, ottimizzando per il funzionamento a bassa tensione; e miglioramenti della microarchitettura per ridurre la potenza dinamica. Ha notato che questo è progettato per funzionare anche a 6 e 10 watt, forse suggerendo nuove versioni a venire.
La stessa architettura grafica sembra simile alla versione precedente, ma la versione GT2 utilizzata nell'implementazione del Core M è aumentata da 20 a 24 unità di esecuzione, organizzate in tre "sottotipi", ciascuno con 8 UE. (In un altro discorso, un ingegnere Intel focalizzato sull'architettura di calcolo ha fornito esempi di versioni della grafica con 12 e 48 UE, suggerendo versioni future.)
Una differenza importante è che questa versione supporta Direct X 11.2 ed è pronta per DX12 e supporta Open GL 4.3 e Open CL 2.0. Ciò dovrebbe significare che quasi tutti i giochi e le applicazioni dovrebbero funzionare con la grafica qui, anche se non necessariamente con la stessa velocità che vedresti su un chip grafico discreto. Nel complesso, questi cambiamenti potrebbero in alcuni casi rappresentare un miglioramento del 40% delle prestazioni grafiche, rispetto alla precedente serie Haswell-Y.
Un altro grande cambiamento è il supporto per la memoria virtuale condivisa (SVM) in OpenCL, che consente di utilizzare sia i componenti CPU che GPU per il calcolo. Questo sembra essere essenzialmente lo stesso concetto di Heterogeneous System Architecture (HSA), come spinto da AMD e altri.
La nuova architettura ha anche alcuni miglioramenti nelle funzioni multimediali, secondo Intel Fellow e Chief Media Architect Hong Jiang. Ha detto che il chip consente a cose come la transcodifica video e video Intel Quick Sync di essere "2x più veloce" rispetto alla versione precedente, con una qualità migliorata. Inoltre, ora supporta la decodifica VP8 nonché AVC, VC-1, MPEG2 e MVC per i video; Decodifica JPEG e Motion JPEG per videoconferenza e fotografia digitale; e codifica e codifica HEVC accelerate dalla GPU fino a 4K 30fps. Oltre a consentire il video 4K, queste modifiche dovrebbero consentire una riproduzione video Full HD più lunga del 25%.
Tecnologia di processo 14nm
Sebbene Intel abbia fornito molte informazioni sulla tecnologia di processo a 14 nm in precedenza, Mark Bohr, Intel Senior Fellow, Logic Technology Development, ha seguito il nuovo processo e condiviso più informazioni.
"Almeno per Intel, la legge di Moore continua", ha detto, mostrando una diapositiva che indica che Intel ha mediato uno scaling 0, 7x di transistor ogni generazione per anni e che continua a farlo. (Si noti che se si ridimensiona in entrambe le dimensioni, si otterrebbe un nuovo transistor che era circa il 50% delle dimensioni di uno sulla generazione precedente, che è ciò che tecnicamente prevede la Legge di Moore.)
Ha parlato di come questa fosse la seconda generazione di Intel nei suoi transistor "Tri-Gate", a seguito dell'introduzione a 22 nm (Intel usa il termine "Tri-Gate" per coprire i transistor in cui il canale è sollevato sopra il substrato, come una pinna, e il controllo avvolge tutti e tre i lati, una struttura che la maggior parte del settore definisce transistor "FinFET"). Ha osservato che la distanza tra le pinne si è ridotta da 60 nm a 42 nm nel passaggio al nuovo processo; l'altezza delle pinne è effettivamente aumentata da 34nm a 42nm. (Nella diapositiva sopra, il "dielettrico high-k" è in giallo; l'elettrodo di gate in metallo in blu, utilizzando il design high-k / metal-gate che Intel utilizza dal suo nodo a 45 nm.)
Alla generazione 14nm, ha detto che la dimensione critica più piccola era la larghezza di una pinna Tri-gate, che era di circa 8 nm, mentre altre dimensioni critiche variavano da 10nm a 42nm (per la distanza tra il centro di un passo della pinna al centro del prossimo passo della pinna). Ha notato che i transistor sono spesso realizzati con più alette e la riduzione del numero di alette per transistor comporta un miglioramento della densità e una capacità inferiore.
In questa generazione, ha detto, il passo delle alette è diminuito di.7x (da 60 a 42nm), il passo del gate di.87x (da 90 a 70 nm) e il passo di interconnessione di.65x (da 80 a 52nm), dando media totale attorno alla media storica.7x. Un altro modo di vederlo, ha detto, è stato quello di moltiplicare il pitch gate e il metal pitch, e lì ha detto che Intel era a 0, 53 per il ridimensionamento logico dell'area, che secondo lui era migliore del normale. (A parte, ero anche interessato al fatto che le diapositive di Bohr mostrassero il processore Core M con 1, 9 miliardi di transistor nella sua dimensione di die da 82 mm2, rispetto agli 1, 3 miliardi del diagramma ufficiale; Intel PR ha riconosciuto l'errore e ha detto che 1, 3 miliardi sono la figura corretta.)
Per quanto riguarda il costo per transistor, Bohr ha concordato che il costo per wafer di silicio prodotto è in aumento a causa di ulteriori passaggi di mascheramento, con alcuni strati che ora richiedono il doppio e persino il triplo schema. Ma ha detto che dal momento che il nodo 14nm ottiene risultati migliori del normale ridimensionamento dell'area, mantiene il normale costo per riduzione del transistor.
In effetti, ha mostrato grafici che indicano che Intel prevede che tali riduzioni continueranno nel futuro. E, ha continuato a sostenere che i cambiamenti stanno anche portando a minori perdite e prestazioni più elevate e quindi a prestazioni migliori per watt, che secondo lui stava migliorando a 1, 6X per generazione.
Ha notato che passando da Haswell-Y a Core M, Intel avrebbe avuto un dado che era 0, 51 volte la dimensione del chip precedente se fosse stato neutrale rispetto alle funzionalità; con le funzionalità aggiuntive progettate in, ha affermato, Core M ha ottenuto un ridimensionamento dell'area della matrice di 0, 63x.
Bohr ha dichiarato che 14nm è attualmente in produzione in volume in Oregon e Arizona e sarebbe iniziato in Irlanda all'inizio del prossimo anno. Ha anche detto che mentre Intel aveva due versioni di transistor - quelle ad alta tensione e quelle a bassissima dispersione - ora ha una gamma di funzionalità da alta potenza a estremità molto basse con transistor diversi, stack di interconnessione, ecc.
Gran parte di questo sembra essere parte della spinta di Intel nello spazio della fonderia, dove produce chip per altre aziende. In effetti, Sunit Rikhi, direttore generale dell'azienda di fonderia, ha presentato Bohr e in seguito ha tenuto un suo discorso mostrando tutte le opzioni offerte da Intel. (Anche se Intel ha una tecnologia avanzata, non ha l'esperienza di produzione di chip a basso consumo rispetto a concorrenti come TSMC e Samsung. Quindi sottolinea il suo vantaggio nella produzione a 14 nm.)
Il prossimo arriva 10nm, con Bohr che dice che era in "piena fase di sviluppo" e che il suo "lavoro diurno" stava lavorando sul processo a 7nm.
Ha affermato di essere molto interessato all'EUV (litografia ultravioletta estrema) per il suo potenziale nel miglioramento del ridimensionamento e della semplificazione del flusso di processo, ma ha affermato che non era pronto in termini di affidabilità e producibilità. Ha detto che né i nodi 14nm né 10nm usano quella tecnologia, anche se gli sarebbe piaciuto. Disse che Intel "non ci scommetteva" per 7 nm e che avrebbe potuto produrre chip su quel nodo senza di esso, sebbene avesse detto che sarebbe stato migliore e più facile con EUV.
Bohr ha affermato che un passaggio ai wafer da 450 mm, rispetto allo standard da 300 mm attualmente utilizzato dall'intera industria, contribuirebbe a ridurre i costi per transistor. Tuttavia, ha detto, costa molto sviluppare un set di strumenti completo e un fab completamente nuovo e dipenderebbe da diverse grandi aziende che collaborano per ottenere tutto ciò. Ha detto che l'industria non ha ancora concordato il momento giusto per questo, quindi mancano diversi anni.
Nel complesso, ha affermato di non aver ancora visto la fine del ridimensionamento e ha osservato che i ricercatori Intel stavano esaminando diverse soluzioni in termini di transistor, patterning, interconnessione e memoria. Ha detto che recentemente ci sono stati molti articoli tecnici interessanti su cose come dispositivi III-V (che usano materiali semiconduttori diversi) e T-FET (transistor a effetto di campo in galleria), e che stava arrivando "sempre qualcosa di interessante".
