Video: LA LEGGE DI MOORE - EVOLUZIONE DEI PROCESSORI (Settembre 2024)
Pur fornendo pochissimi dettagli sui suoi futuri piani di produzione, la scorsa settimana Intel ha utilizzato la riunione degli investitori per sottolineare nuovamente l'importanza della legge di Moore, l'affermazione del co-fondatore Gordon Moore secondo cui la densità dei chip raddoppierà ogni due anni. La società ha parlato di come il suo processo di produzione a 14 nm, ora utilizzato per il suo Core M e le prossime linee Broadwell più ampie, ha mostrato un ridimensionamento di una generazione completa e ha detto che si aspettava un ridimensionamento simile dai suoi futuri nodi da 10 e 7 nm, nonostante l'aumento delle spese in conto capitale necessarie a ogni nodo.
Il CEO Brian Krzanich ha iniziato l'incontro parlando di come la legge di Moore raggiungerà il suo 50 ° anniversario l'anno prossimo e ha affermato che rimane uno degli imperativi strategici chiave per l'azienda. "Il nostro compito è quello di continuare il più a lungo possibile", ha detto.
Ma spetta principalmente a Bill Holt (sopra), direttore generale del gruppo tecnologico e di gestione, spiegare come la società ci raggiungerà.
Holt ha notato i problemi che Intel ha avuto nel diffondere la tecnologia a 14 nm, rilevando che ci sono voluti più di 2, 5 anni per ottenere un buon rendimento del processo a 14 nm, invece della normale cadenza di due anni. Attualmente, il rendimento a 14 nm non è ancora buono come la società arriva a 22 nm, ma è "in una gamma salutare" e sta cominciando a convergere con il processo precedente, che secondo lui era il processo con il più alto rendimento di Intel di sempre. Di conseguenza, ha affermato, i costi di produzione di tali componenti sono leggermente più elevati nel quarto trimestre, il che avrà un impatto sui margini all'inizio del prossimo anno, ma si aspettava che ciò cambiasse più tardi nel 2015. "La vera riduzione dei costi rimane possibile in un ambiente ad alta intensità di capitale ", Ha detto Holt.
A seguito di alcune delle presentazioni che ho visto all'Intel Developer Forum un paio di mesi fa, Holt ha spiegato perché il nodo 14nm era un vero restringimento, anche se ha concordato che la nomenclatura 14nm era essenzialmente insignificante. "Non c'è nulla che abbia 14 su questo", ha detto.
Ma rispetto al suo predecessore Haswell a 22 nm, il passo tra le alette nel design FinFET è stato ridotto a 0, 70x (che ha notato essere l'obiettivo, poiché una riduzione del 30 percento in ogni dimensione comporterebbe un dimezzamento totale dell'area di un muore, supponendo che avesse lo stesso numero di transistor), ma che il passo del gate si è ridotto a 0, 78x. Ma, ha osservato, il passo di interconnessione è stato ridimensionato oltre il normale a 0, 65x (da 80nm a 52 nm) e la combinazione rende l'intero chip vicino a un 50% più piccolo (a parità di tutte le altre cose). Ha notato che questo varia in diverse parti del chip, con il ridimensionamento della SRAM di 0, 54x, ma le interconnessioni e la grafica mostrano un maggiore ridimensionamento.
Per farlo funzionare, Intel ha creato transistor con pinne più piccole, più strette e più lunghe per creare i transistor. In altre parole, non solo le pinne si sono avvicinate, ma ora sono più lunghe.
Altre modifiche in questa versione includono il primo utilizzo da parte di Intel di gap d'aria "intenzionali" tra i componenti, consentendo migliori prestazioni di interconnessione.
Confrontando un chip Broadwell da 14 nm con una versione Haswell da 22 nm, Holt ha affermato che il nuovo chip ha il 35% in più di transistor - 1, 3 miliardi - ma è il 37% più piccolo, quindi mostra un aumento di 2, 2 volte della densità del transistor con i transistor extra che vanno verso cose come il miglioramento prestazioni grafiche.
Nel complesso, ha affermato, è necessario "ottenere realmente il ridimensionamento" per ridurre i costi, un'area in cui Holt ha dichiarato di ritenere che Intel fosse in vantaggio rispetto a concorrenti come Samsung e Taiwan Semiconductor Manufacturing Corp. (TSMC). Ha detto che il costo per transistor è ancora in calo ed è persino leggermente al di sotto della linea di tendenza storica a 14 nm, e ha previsto che continuerà a rimanere al di sotto della linea a 10 nm ea 7 nm. E, ha detto, i nuovi nodi fornirebbero non solo costi, ma anche miglioramenti delle prestazioni. Almeno attraverso 7nm, ha detto, "possiamo continuare a mantenere le promesse della Legge di Moore".
In un'altra presentazione, il Chief Financial Officer Stacy Smith ha spiegato l'alto costo per raggiungere ogni nuovo nodo, mostrando le spese in conto capitale necessarie per produrre ciascun nodo. Ha detto che stava diventando sempre più difficile e ad alta intensità di capitale.
Ha osservato che c'è stato un "aumento" dei costi a partire da 22 nm, a causa della necessità del multi-patterning (la necessità di utilizzare la litografia più volte su alcuni strati della matrice), ma ha detto che il numero di avviamenti dei wafer è diminuito dal nodo 32nm perché la dimensione media della matrice ponderata è ora più piccola. Nel complesso, tuttavia, il nodo a 14 nm è circa il 30 percento in più ad alta intensità di capitale rispetto alla generazione precedente, ma il chip di base è più piccolo del 37 percento.
In totale, Intel spenderà circa $ 11 miliardi in spese in conto capitale nel 2014 con piani per spendere circa $ 10, 5 miliardi nel 2015. Circa $ 7, 3 miliardi della spesa del 2014 sono destinati alla costruzione di capacità produttiva, mentre il resto sarà destinato alla ricerca e allo sviluppo per nodi futuri e per sviluppo di wafer da 450 mm e spese aziendali tipiche come edifici per uffici e computer.
Le spese sono così tante, ha detto, che in parte è per questo che ora ci sono solo quattro aziende al mondo che creano una produzione logica all'avanguardia: Intel, Global Foundries, Samsung e TSMC.
Nelle domande dopo le loro presentazioni, i dirigenti di Intel sono stati attenti a non fornire troppe informazioni. Alla domanda sui costi e sulla possibilità di passare alla litografia EUV, Holt ha affermato che il diagramma dei costi è "intenzionalmente ambiguo" perché non sanno quanto al di sotto del costo storico per linea di transistor sarebbero i nodi successivi. Ha detto che credeva di poter arrivare al di sotto della linea senza EUV ", ma non voglio".
Krzanich ha affermato che la società ritiene di aver segnalato al settore troppe intenzioni riguardo ai suoi piani a 14 nm, quindi "saremo un po 'più prudenti nel rilasciare informazioni" sui nuovi nodi di produzione. Non si impegnerebbe con la familiare cadenza Tick / Tock della società di rilasciare un nuovo nodo di processo un anno e una nuova architettura l'anno successivo, anche se Smith ha affermato che la società si aspetta di avere una "cadenza abbastanza normale" e "parlerà di 10 nei prossimi 12 o 18 mesi, se del caso."
NAND 3D e SSD da 10 TB
In un'altra area tecnologica, Rob Crooke, direttore generale del gruppo di soluzioni di memoria non volatile di Intel (sopra), ha discusso della nuova tecnologia 3D nella realizzazione di chip flash NAND utilizzati in SSD e dispositivi simili. Ha suggerito che i dispositivi a stato solido sono "solo all'inizio della curva di adozione" e ha affermato che i dati vogliono essere più vicini alla CPU con la sola economia che li tiene separati.
Ha notato che Intel ha realizzato il suo primo SSD - un modello da 12 megabyte - nel lontano 1992 e ha affermato che la tecnologia attuale è 200.000 volte più densa oggi. L'attuale tecnologia di Intel, sviluppata in joint venture con Micron, ha creato un chip di memoria NAND da 256 gigabit utilizzando la tecnologia 3D. In questa tecnologia, la memoria è contenuta in cubi di transistor anziché nel tradizionale design a "scacchiera" e coinvolge 32 strati di materiali con circa 4 miliardi di fori per conservare i bit. Di conseguenza, ha affermato, è possibile creare 1 terabyte di spazio di archiviazione in circa 2 mm e oltre 10 TB in un fattore di forma SSD tradizionale.
Oltre alle dimensioni ridotte, Crooke ha affermato che gli SSD hanno offerto enormi miglioramenti delle prestazioni, affermando che 4 pollici di spazio di archiviazione NAND potrebbero fornire 11 milioni di IOPS (operazioni di input / output al secondo), che altrimenti richiederebbero 500 piedi di spazio di archiviazione tradizionale sul disco rigido. (Ha notato che mentre i dischi rigidi continuano a diventare più densi, non hanno davvero guadagnato velocità.)
